Intel arbeitet an so genannten komplementären Feldeffekttransistoren, kurz cfets. Dies berichtete das Unternehmen auf der ITF World-Veranstaltung von imec. Bei cfets werden zwei verschiedene Arten von Transistoren vertikal gestapelt, um eine höhere Transistordichte zu erreichen.
Ann Kelleher von Intel erwähnte die Ankunft der cfets erstmals während einer Keynote auf der ITF World. Das schreibt die Tech-Website Tom’s Hardware, die an der Veranstaltung teilnahm. Das Unternehmen zeigte cfets auf einer Folie in seiner Keynote. Allerdings nannte Kelleher keinen konkreten Zeitplan, wann Intel cfets in die Produktion bringen wird. Imec geht davon aus, dass cfets um das Jahr 2032 in Chips integriert sein werden. Es ist nicht bekannt, ob Intel sich an diesen Zeitplan hält.
Cfets sind eine Weiterentwicklung der so genannten Gate-Allaround-Transistoren, die auch als Nanosheets bezeichnet werden. Bei solchen Gaa-Transistoren sind die Siliziumkanäle vollständig von einem Gate umhüllt, was zu einer besseren Gate-Steuerung und damit zu weniger Kurzkanaleffekten führen soll. Außerdem ist die Struktur von Gaa-Transistoren relativ kompakt, was zu einer höheren Transistordichte führen sollte. Intel hat Gaa-Transistoren unter dem Namen RibbonFET auf seiner Roadmap für das nächste Jahr.
Cfets haben ebenfalls Kanäle, die vollständig vom Gate umschlossen sind. Im Gegensatz zu „normalen“ Gaa-Transistoren werden bei Cfets jedoch zwei Transistortypen übereinander gestapelt. Die Chips verwenden zwei verschiedene Transistortypen: p-Transistoren mit positiver Ladung und n-Transistoren mit negativer Ladung. Gegenwärtig sind dies separate Bauelemente, die nebeneinander angeordnet sind. Bei den cfets werden sie senkrecht übereinander angeordnet. Diese Transistoren sollten daher kompakter sein und eine höhere Transistordichte aufweisen, auch im Vergleich zu Gaa-Transistoren.
Imec hat cfets letztes Jahr auf seine Roadmap gesetzt. Große Chiphersteller, darunter Intel, nutzen die Forschungsergebnisse des Imec als Grundlage für ihre eigenen Prozesse. Dies ist jedoch das erste Mal, dass Intel selbst über diesen Transistortyp spricht. Interessanterweise erwähnt das Unternehmen die so genannten Forksheet-Transistoren nicht. Es wird erwartet, dass dieser Transistortyp als eine Art Zwischenschritt für Gaa-Transistoren und cfets eingeführt wird, bei denen p- und n-Transistoren dicht nebeneinander angeordnet sind und eine dielektrische Wand dazwischen liegt.
Tweakers veröffentlichte letztes Jahr ein Interview mit Hans Mertens vom imec. In diesem Interview ging es um die Funktionsweise von Transistoren und um die Transistortypen, die in den nächsten Jahren eingeführt werden. Mertens sprach dann auch über cfets, die verschiedenen Arten, wie cfets gebaut werden können, und die Vorteile solcher Transistoren.
