Startseite » Speicherkapazität: 3D-DRAM-Speicher soll es ab 2030 geben

Speicherkapazität: 3D-DRAM-Speicher soll es ab 2030 geben

Markführer Samsung, aber auch andere Hersteller wollen deutlich mehr Arbeitsspeicher für Computer schaffen. Sie forschen an 3D-DRAM-Speichern, da einfache DRAM-Speicher in ihrer Kapazität an ihre Grenzen stoßen. Die Lösung sind DRAM-Speicher der dritten Dimension, die aus mehreren Lagen bestehen.

Ab 2030 sollen 3D-DRAM-Speicher die Speicherkapazität von Computern revolutionieren, wenn es nach Samsung, Micron, SK Hynix und anderen Herstellern geht. Da immer mehr Speicherkapazität benötigt wird, reichen die herkömmlichen DRAM-Speicher nicht mehr aus. Mehrlagige DRAM-Speicher, die sogenannten 3D-DRAM-Speicher, sollen nach dem Vorbild der NAND-Flash-Speicher hergestellt werden. Solche 3D-NAND-Speicher gibt es bereits seit Jahren.

NAND-Flash-Speicher als Vorbild für neue 3D-NAND-Speicher

Der südkoreanische Hersteller Samsung rechnet ab 2030 mit einem kommerziellen Start für 3D-DRAM-Speicher und will sie mit bis zu 16 Layern (Ebenen) fertigen. Der Konkurrent Micron forscht an 3D-DRAM-Speichern mit bis zu acht Ebenen.

NAND-Flash-Speicher gibt es bereits seit mehreren Jahren. Solche Chips bestehen aus mehreren internen Funktionslagen. Aufwendige Konstruktionen bestehen sogar aus über 200 Lagen. Im Gegensatz dazu sind dynamische RAM-Speicher (DRAM) planar aufgebaut, mit nebeneinander liegenden einzelnen Speicherzellen. Bis 2030 sollen die Arbeitsspeicher von Computern, Servern und Smartphones nun ebenfalls aus mehreren Schichten bestehen.

Die Fertigungskosten für 3D-DRAM-Speicher sind gegenwärtig noch hoch, doch um sie im Rahmen zu halten, müssen die Hersteller bei einer ähnlichen Siliziumfläche mehrere Lagen an Speicherzellen übereinanderstapeln. Eine herkömmliche DRAM-Speicherzelle wird auch als 1T1C-Zelle bezeichnet, da sie aus einem Transistor (T) besteht, auf dem sich der Speicherkondensator (C) befindet.

Bislang maximal 32 Gigabit für einzelne Chips

Die einzelnen Chips der DRAM-Speicher haben bislang maximal eine Größe von 32 Gigabit, was mehr als 34 Milliarden nutzbaren Zellen entspricht. Genau gesagt liegt die maximale Zahl bei 34.359.738.368 Bit. Solche DRAM-Speicher sind im Gegensatz zu den 24-Gigabit-Chips für DIMMs, die mit 24 und 48 GByte hergestellt werden, nur begrenzt verfügbar.

Geplant sind Kapazitätsschritte bei den nächsten DRAM-Chips von 64 und 128 Gigabit für einen Chip. Mit Zwischenstufen könnten möglicherweise auch 48 und 96 Gigabit erreicht werden.

Schwierigkeiten bei der Verkleinerung der einzelnen Zellen

Bei den 1T1C-Zellen befinden sich die Speicherzellen über oder unter den Transistoren, damit Platz gespart werden kann. Das bedeutet, dass diese DRAM-Chips bereits in gewissem Sinne dreidimensional sind. Aus verschiedenen Gründen wird es immer schwieriger, die Zellen noch weiter zu verkleinern. Die Hersteller von DRAM-Chips forschen daher bereits seit Jahren daran, DRAM-Dies mit mehreren Funktionslagen herzustellen.

Auf demselben monolithischen Die müssen sich bei den 3D-DRAM-Chips mehrere Lagen befinden. Dabei geht es nicht darum, die einzelnen Dies dünn zu schleifen und zu stapeln. Monolithische Dies mit mehreren Lagen innerhalb eines Dies können miteinander gekoppelt werden, um innerhalb eines Speicherbausteins eine noch höhere Kapazität zu erreichen. Dafür müssen mehrere Wafer miteinander gekoppelt oder mehrere solcher Dies übereinandergelegt werden.

Konzept für 3D X-DRAM

Bereits 2023 präsentierte das kalifornische Unternehmen Neo Semiconductor sein Konzept für einen 3D X-DRAM nach dem Vorbild von 3D-NAND-Flash-Speichern. Dabei wird innerhalb eines Chips auf die klassischen Speicherkondensatoren verzichtet. Stattdessen wird ein Elektronenspeicher in Form einer Floating Body Cell genutzt. Kapazitäten von 128 Gigabit sollen mit 230 Lagen erreicht werden.

Gegenwärtig läuft die Produktion von 3D-NAND an, die aus mehr als 300 Lagen bestehen. Die Flash-Zellen können eng und kompakt gepackt werden. Daher kann ein aus 232 Lagen und Triple Level Cells bestehender 3D-NAND-Flash pro Die bereits 1 Terabit speichern.

Samsung hat für Vertically Stacked DRAM (VS-DRAM) bereits ein Konzept auf dem IEEE Symposium 2023 vorgestellt. Samsung untersucht auch, ob Vertical Channel Transistors (VCT) sich für 3D-DRAM eignen.

Quellen: Samsung, Micron, SK Hynix, Neo Semiconductor, Golem, Heise, Computerbase

Written by
Maria Lengemann ist 37, Gamerin aus Leidenschaft, Thriller-Autorin und Serienjunkie. Sie ist seit 14 Jahren selbstständig und journalistisch auf den Hardware- und Gaming-Bereich spezialisiert.

Have your say!

0 0

Antwort schreiben

Your email address will not be published.

You may use these HTML tags and attributes: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>

Lost Password

Please enter your username or email address. You will receive a link to create a new password via email.

Zur Werkzeugleiste springen