AMD hat offenbar bei der Zen-4-Architektur den Loop-Buffer abgeschaltet. Die Funktion und die Leistung werden dadurch nicht beeinträchtigt.
Per AGESA hat AMD vermutlich bei der Zen-4-Architektur den Loop-Buffer abgeschaltet. Der Loop-Buffer war nur in der Zen-4-Architektur vorhanden, insbesondere bei den Prozessoren der Serie Ryzen 7000 und bei den EPYC-Modellen. In der neuen Zen-5-Architektur verzichtet AMD auf den Loop-Buffer. Bei AMD liegt keine vollständige Dokumentation über den Loop-Buffer vor. Möglicherweise wurde diese Funktion bei der Zen-4-Architektur nur als Testlauf implementiert. Er wird nur konkret als Micro-Op Dispatcher genannt, ähnlich wie die Decoder-Einheit und der Op Cache.
Leistungsoptimierung mit dem Loop-Buffer
Mit dem Fokus auf den Stromverbrauch soll der Loop-Buffer in erster Linie die Leistung optimieren. Bei der Zen-4-Architektur passen in diesen Loop-Buffer bis zu 144 Einträge. Ist SMT aktiviert, sind es pro Thread 72 Einträge. Der Loop-Buffer scheint keine bedeutende Funktion zu haben. Mit dem Op Cache genügt die vorhandene Bandbreite bereits. Mit ihm können die nachgelagerten Allocate- und Rename-Einheiten bei den Kernen ausgelastet werden. Der Loop-Buffer ermöglicht dem Kern stattdessen die Abschaltung eines großen Teils des Frontends, zu dem auch der Op Cache gehört.
Abschaltung nach Installation eines aktuellen BIOS
Der abgeschaltete Loop-Buffers ist aufgefallen, nachdem ein aktuellen BIOS installiert wurde. Der ASRock B650 PG Lightning wurde mit diesem BIOS aktualisiert. Die Änderung war über ein Hardware Performance Monitoring sichtbar, zusammen mit AGESA 1.2.0.2a und BIOS 3.10 bei einem Ryzen 9 7950X3D. Die Abschaltung fiel auf, da zum Loop-Buffer keine Rückmeldung mehr erschien. Die BIOS-Version 1.21 im Zusammenhang mit AGESA 1.0.0.6 brachte noch eine Rückmeldung zum Loop-Buffer.
Analyse der Auswirkungen des fehlenden Loop-Buffers
Mit einigen Benchmarks versuchten Mitarbeiter von Chips and Cheese die Auswirkungen des fehlenden Loop-Buffers zu analysieren. Die Ergebnisse erlauben keine Rückschlüsse und waren gemischt. Eine Antwort auf die Frage, warum bei den Prozessoren mit Zen-4-Architektur der Loop-Buffer jetzt abgeschaltet wurde, gibt es aktuell nicht. Eine solche Vorgehensweise ist zumeist an der Tagesordnung, wenn ein Fehler in der Umsetzung eines solchen Algorithmus aufgetreten ist. Bei der Zen-4-Architektur ist ein solcher Vorgang nicht bekannt.
Intel schaltete den Loop-Buffer (LSD) in der Skylake-Architektur ab. Bereits seit Jahren verwendet Intel einen Loop-Buffer, genau wie verschiedene ARM-Designs. Bei den Programmierungsrichtlinien wird auf die entsprechenden Optimierungen hingewiesen. Bei AMD ist das nicht der Fall.
Kein Loop-Buffer bei AMD erforderlich
In der Zen-4-Architektur könnte AMD den ersten Versuch zur Umsetzung eines Loop-Buffers unternommen haben. Es spielt wahrscheinlich keine Rolle, ob eine Validierung fehlgeschlagen ist. Mit dem Op Cache ist die Zen-4-Architektur so ausgelegt, dass AMD auf den Loop Cache verzichten kann.
Mit dem Loop-Buffer in der Zen-4-Architektur hat AMD bewiesen, dass die erforderlichen Ressourcen vorhanden sind, um neue Core-Komponenten zu entwickeln. Die Ingenieure können experimentieren, doch gefährden sie damit nicht das Produkt und gehen kein Risiko ein.
Quellen: AMD, Chips and Cheese, Intel, hardwareLUXX
