Effizientere EUV-Fertigung bei Intel: Verbesserung durch Intel 3

Deutschland will Intel- und TSMC-Fabriken subventionieren Titel

Mit dem 3-nm-Fertigungsprozess Intel 3 verbessert Intel seine EUV-Fertigung. Die Fertigung wird um 18 Prozent schneller und ermöglicht 10 Prozent mehr Transistoren. Intel 3 ist eine Weiterentwicklung von Intel 4 und nutzt eine High-Density-Bibliothek.

Auf der Konferenz VLSI, die gerade auf Hawaii stattfindet, präsentierte Intel Details zum 3-nm-Fertigungsprozess Intel 3. Der neue Fertigungsprozess als Weiterentwicklung von Intel 4 ermöglicht eine deutlich schnellere Fertigung und eine höhere Ausbeute an Transistoren. Vor dem Umstieg auf Gate-all-around-Fets mit Intel 20A ist das der letzte Finfet-Prozess.

Kleinere Transistoren und höhere Transistordichte mit verändertem Design

Die High-Density-Bibliothek bei Intel 3 setzt auf ein verändertes Design, bei dem pro Transistor zwei anstatt drei Fins vorhanden sind. Die Höhe der Transistoren sinkt von 240 auf 210 nm. Die Transistordichte wird um bis zu 10 Prozent gesteigert. Die Transistoren mit drei Finfets, die bei Intel 4 genutzt werden, bleiben als High-Performance-Bibliothek weiterhin erhalten. Bei beiden Arten von Transistoren ist der als Fin Pitch bezeichnete Abstand zwischen den Fins gleich. Ähnlich wie bei Finflex von TSMC können die Fins gemischt werden.

Vergleich mit TSMC

TSMC fertigt Transistoren im N3E-Prozess. Die Transistoren von Intel benötigen etwas mehr Platz als die des taiwanesischen Herstellers TSMC. Bei den Transistoren von Intel sind Fin Pitch mit 30 nm und Contacted Poly Pitch als Abstand zwischen den Kontakten der Transistoren mit 50 nm etwas höher als bei den Transistoren von TSCM. Bei TSMC liegt der Fin Pitch bei 26 nm, während der Contacted Poly Pitch bei 48 oder 54 nm liegt. Der Abstand der Leiter in der ersten Metallisierungsebene, als Minimum Metal Pitch bezeichnet, beträgt bei Intel 30 nm, während er bei TSMC nur bei 23 nm liegt.

TSMC kann deutlich kleinere Transistoren als Intel fertigen. Zusätzlich besteht bei TSMC die Option einer reduzierten Fin-Anzahl aufgrund einer hybriden 2-1-Bibliothek. TSMC fertigt extrem energieeffiziente Chips, die beispielsweise in Smartphones genutzt werden. Im Gegensatz dazu geht es bei Intel nicht um extrem energieeffiziente Produkte. Intel 3 kann daher im angestrebten Segment konkurrenzfähig sein.

Verbesserungen mit Intel 3 im Vergleich zu Intel 4

Intel 3 ermöglicht zahlreiche Detailverbesserungen aufgrund von Leistungssteigerungen. Für ein verbessertes Verhalten der Transistoren bei niedrigen Schaltspannungen wurde das Profil der Fins verbessert. Leckströme konnten reduziert werden, sodass sich bei gleicher Verlustleistung höhere Ströme schalten lassen.

Im Vergleich zu Intel 4 sind mit Intel 3 mehr Optionen beim Leiter-Stack möglich. Intel 3 unterstützt 14, 18 oder 21 Metallisierungsebenen, während es bei Intel 4 lediglich 18 sind. Bei der Optimierung für Kosteneffizienz oder Leistung ermöglicht Intel 3 mehr Spielraum. Kapazitive Effekte wurden aufgrund einer Optimierung der untersten sieben Metallisierungsebenen reduziert, was höhere Schaltgeschwindigkeiten ermöglicht.

Mit neuen Materialien sind kleinere Transistorkontakte und Verbesserungen beim Kontaktwiderstand möglich. Die Schaltgeschwindigkeit ist bei Intel 3 um bis zu 18 Prozent höher als bei Intel 4.

Weitere Varianten bei Intel 3

Abhängig von den Zielmärkten wird es in der Zukunft bei Intel 3 weitere Varianten geben. Die aktuelle Variante wird künftig zu Intel 3-T und wird gegenwärtig für die sechste Generation von Xeon SP genutzt. Intel 3-T kann auch für Base Dies beim Advanced Packaging genutzt werden, das Intel mit Foveros und EMIB fertigt. Die Silizium-Dies werden mit Through Silicon Vias (TSVs) durchkontaktiert, damit weitere Dies aufgestapelt werden können. TSVs werden von Intel 4 nicht unterstützt.

Mit Intel 3-PT will Intel Chips für KI-Beschleuniger und Hochleistungsrechner fertigen. Mit einem Abstand von 9 Mikrometern sollen die TSVs noch dichter gepackt werden können. Ohne Lotkugeln können diese mit Hybrid Bonding verbunden werden. Vermutlich kann dieser Prozess beim GPU-Beschleuniger Falcon Shores genutzt werden, der für 2025 angekündigt wurde.

Intel 3-E bringt Optimierungen bei analogen Schaltungen und kann für Speichercontroller und Chipsätze genutzt werden. Dieser Prozess ist als der langlebigste unter den Intel-3-Prozessen denkbar.

Quellen: Intel, TSMC, Wikichip, Golem

Written by
Maria Lengemann ist 37, Gamerin aus Leidenschaft, Thriller-Autorin und Serienjunkie. Sie ist seit 14 Jahren selbstständig und journalistisch auf den Hardware- und Gaming-Bereich spezialisiert.

Have your say!

1 0

Antwort schreiben

Your email address will not be published.

You may use these HTML tags and attributes: <a href="" title=""> <abbr title=""> <acronym title=""> <b> <blockquote cite=""> <cite> <code> <del datetime=""> <em> <i> <q cite=""> <s> <strike> <strong>

Lost Password

Please enter your username or email address. You will receive a link to create a new password via email.